“PLL”是个多义词，它可以指PLL（锁相环(PhaseLockedLoop)）, PLL（魔方速度还原法CFOP最后一步）, PLL（美国2010年ABCfamily出品电视剧）, PLL（倍频器）。
...△接或Y接无刷直流（BLDC）电机速度所需要的全部功能，并且不用霍尔传感器。从电机绕组传感的反电势电压信号，利用锁相环（PLL）即可确定..
基于5268个网页-相关网页
...控制的实施例方法，包括检测第一VCO的第一VCO输出信号。该第一VCO输出信号具有第一VCO输出频率。该方法还包括根据第一VCO输出信号确定第一按比例缩小的信号。该第一按比例缩小的信号具有相对于第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率。该方法还包括：根据第一按比例缩小的信号以及振荡参考信号，通过使用第一锁相环路(PLL)，修改第一VCO输出频率；以及检测第二VCO的第二VCO输出信号。该第二VCO输出信号具有第二VCO输出频率。
基于1378个网页-相关网页
...方法，可以从RTL 设计阶段开始到最终的设计实现阶段，都提供高水平的设计能见度，，可全面加速侦错作业的进行。 工研院起初担心其客制化原型板可能无法符合思源科技ProtoLink Probe Visualizer 的接口需求，而思源科技工程师在进行几项快速测试之后，证明工研院客制化原型板上的标准 J 连接器可顺利地与执行 Probe Visualizer 软件的工作站连结。只需在原型板上新增锁相回路 (PLL)，提供所需的取样时脉 (sampling clock)即可。
基于554个网页-相关网页
IR-PLL 中频锁相环
T-PLL 白血病 ; 通过 ; 细胞幼淋巴细胞白血病
B-PLL 白血病
PLL Synthesized 相位锁定频率合成 ; 锁相环频率合成 ; 采用频率合成 ; 接纳频率合成
Digital PLL 数字锁相
PLL phase detector 锁相环相位监测器
PLL syntheized 锁相环频率合成
PLL-IC 时钟发生器
PLL IC 锁相环电路 ; 主板的时钟发生器型号 ; 锁相环路芯片
The behavior simulation model for PLL is developed.
设计了锁相环电路的行为级仿真程序。
参考来源 - 光纤传输系统用超高速时钟恢复集成电路研究For raising the resolution of detecting circuit, a dual phase locked loop (PLL) is designed. Its operation principle is analysed.
为了提高检测电路的分辨率，设计了一种双锁相环电路，分析论述了其电路工作原理。
参考来源 - 光纤荧光温度传感器理论和实验研究·2,447,543篇论文数据，部分数据来源于NoteExpress
In the field of communications, PLL synthesizers playing an increasingly important role.
在通信领域中，锁相环频率合成器起着越来越重要的角色。
In order to minimize the PLL jitter, it is recommended to avoid active signal on the TEST output.
为了尽量减少抖动的锁相环，建议，以避免在测试输出的积极信号。
Before we can setout to find the optimal configuration for our PLL, we need to first consider how we find any configuration for our PLL.
在我们准备为锁相环找到最优配置之前，首先要考虑如何找到锁相环的所有配置。
应用推荐