At the RTL level, the clock gating logic and operand isolation logic are inserted by Design Compiler to further reduce the power consumption.
在将逻辑设计综合成门级网表时,通过设置Design Compiler软件自动插入门控时钟逻辑和操作数分离逻辑来降低功耗。
参考来源 - LCD控制器中低功耗设计方案的研究·2,447,543篇论文数据,部分数据来源于NoteExpress
以上来源于: WordNet
应用推荐