中英▼
go top

高速收发器逻辑(high speed transceiver logic)

网络释义

  HSTL

...入扇出至输出，SLEEP 引脚使能睡眠模式，以关断器件，输入支持各种单端和差分逻辑电平，包括 LVPECL、LVDS、HSTL(高速收发器逻辑)、CML(电流模式逻辑)和 CMOS。

基于206个网页-相关网页

有道翻译

高速收发器逻辑(high speed transceiver logic)

high speed transceiver logic

以上为机器翻译结果，长、整句建议使用 人工翻译 。

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定