其中REFDV，SYNR与外部晶振频率（OSCCLK）、锁相环时钟频率（PLLCLK）关系为：
基于16个网页-相关网页
锁相环时钟频率
PLL clock frequency
以上为机器翻译结果，长、整句建议使用 人工翻译 。
随着时钟频率的不断提高，微处理器的性能受锁相环的影响越来越大，锁相环技术已经成为当代微处理器的核心技术之一。
The higher the clock frequency is, the more PLL influences the performance of microprocessors. PLL technique has been one of the core techniques in modern microprocessor design.
youdao
应用推荐
模块上移
模块下移
不移动