...盘；FPGA；VHDL；异步FIFO；跨时钟域 [gap=6537]Key words：hard disk；FPGA；VHDL；asynchronized FIFO；across clock domain ...
基于10个网页-相关网页
跨时钟域设计的模型检验方法 - docin.com豆丁网 器通常工作在不同频率的异步时 钟域中． 各控制器之间的数据访问，需要在异步时钟域之间 进行数据传输，处理跨时钟域（ClockDomain Crossing， CDC）数据传输的电路结构被称为跨时钟域设计．在跨 时钟域路径上传递信号可能会导致路径终点寄存器的 建立或保
基于1个网页-相关网页