1 验证语言 SystemVerilog 作为一门硬件描述及验证语言(Hardware Description and Verification Language,HDVL)于2005 年被批准为IEEE 标准。
基于2个网页-相关网页
硬件描述及验证语言
Hardware description and verification language
以上为机器翻译结果,长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动