时钟信号是计算机科学以及相关领域用语，时钟信号通常被用于同步电路当中，扮演计时器的角色，保证相关的电子组件得以同步运作。
各仿真信号的意义及说明如下： 时钟信号(clk)：周期为10 ns、占空比为50%； 复位信号(reset_n)：低电平有效，置高； 模式信号(mode)：加密/解密选择，‘1’为加密，‘..
基于32个网页-相关网页
·2,447,543篇论文数据，部分数据来源于NoteExpress
时钟信号和时钟偏差对电路性能的影响也越来越明显。
Clock signal and clock skew become more and more important in the circuit performance.
在这种情况下，内侧副韧带是内存时钟信号，而MDA是内存数据信号。
In this case, MCL is the memory clock signal, while MDA is the memory data signal.
同样通过降低电压和频率，C1E尝试比传统C1状态(只会停止时钟信号)提供更大的电能节省。
C1E tries to provide more power savings than the traditional C1 state (which only halts the clock signal) by also lowering the voltage and frequency.
应用推荐