中英▼
go top

对于锁相环电路

网络释义

  Phase Locked Loop

SoC测试的发展趋势及挑战 而针对数字模拟转换器（DAC）的测试工作，则需要波形采样器，以撷取其所产生的模拟信号来做分析、判断。对于锁相环电路（PLL, Phase Locked Loop）的测试，可以用时隙分析仪来量测其输出的频率、周期等。 在混合信号的测试中，如何有效的区隔数字信号与

基于4个网页-相关网页

  PLL

SoC测试的发展趋势及挑战 而针对数字模拟转换器（DAC）的测试工作，则需要波形采样器，以撷取其所产生的模拟信号来做分析、判断。对于锁相环电路（PLL, Phase Locked Loop）的测试，可以用时隙分析仪来量测其输出的频率、周期等。 在混合信号的测试中，如何有效的区隔数字信号与

基于2个网页-相关网页

有道翻译

对于锁相环电路

For phase-locked loop circuits

以上为机器翻译结果，长、整句建议使用 人工翻译 。

双语例句

  • 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。

    The digital realization of monostable circuit and extraction of bit-synchronous signal with digital phase lock loop are also introduced in detail.

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定