Programmable Logic Device
...因此采用硬体描 述语言来设计数位电路，经过合成与布局绕线流程，快速烧录至大 型可程式化逻辑元件(Programmable Logic Device，PLD)上进行功能 验证(如 FPGA 或 CPLD)，已成为目前IC设计验证的最佳选择。
基于4个网页-相关网页
...采用硬体描 述语言来设计数位电路，经过合成与布局绕线流程，快速烧录至大 型可程式化逻辑元件(Programmable Logic Device，PLD)上进行功能 验证(如 FPGA 或 CPLD)，已成为目前IC设计验证的最佳选择。
基于2个网页-相关网页
·2,447,543篇论文数据，部分数据来源于NoteExpress