注解（Comments）,在Verilog 中有二种的注解方法， 第一种为「单行注解（One Line Comment）是以“//”为开头的注解写法: 例： wire a = b & c; //宣告1 条接线a，并指定他为b&c 第二种为「多行注解（Multiple Line Comm...
基于12个网页-相关网页
单行注解
Single-line comment
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动