... 处理器局部总线 PLB ; Processor Local Bus 内核局部总线 Core Local Bus 局部总线接口 Local Bus Interface ...
基于4个网页-相关网页
...用数字信号处理器IP核的设计 - docin.com豆丁网 P 处理器系统结构 Figure 2 System Blocks of TULIP Core 1) 内核局部总线（CLB，Core Local Bus） TULIP 处理器围绕8 条16 位的总线而建立（4 条程序/数据总线和4 条地址 总线）： ..
基于2个网页-相关网页