...设计自然会降低一部分功耗，此外还有两个技术为降低功耗做出贡献： 一方面引入JEDEC和三星合作开发的LVSTL（低电压摆幅中断逻辑）I/O接口，I/O信号电压只有367mV或者440mV，不到LPDDR3的一半。
基于22个网页-相关网页
低电压摆幅中断逻辑
Low voltage swing interrupt logic
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动