中国信息产业网 - 一种基于FPGA的时钟数据恢复电路的设计实现 关键词： 时钟数据恢复；过采样；输入延时单元；现场可编程逻辑阵列 [gap=784]Keywords: clock data recovery; over-sample; IDELAY; FPGA
基于82个网页-相关网页
时钟数据恢复电路(Clock Data Recovery,CDR)是实现高速串行传输技术的关键模块。它从串行数据中恢复出时钟信号,并通过数据恢复技术消除数据在传输过程...
基于8个网页-相关网页
（通信与信息系统专业优秀论文）基于自相似业务源的EPON上行调度机制的研究 - docin.com豆丁网 求 OLl’的光接收机（PMD）必须工作于突发模式。并且能在光信号到达后极短的 时间（约500ns）内完成时钟恢复（CDR，ClockDataRecovery）和自动增益控制 （AGC．AutomaticGainContr01）。 另外，EPON规约还应当与8
基于4个网页-相关网页
clock data recovery circuit 复电路
clock and data recovery 时钟数据恢复 ; 时钟与数据恢复 ; 恢复 ; 资料与时脉恢复器
dual-loop clock and data recovery 双环时钟数据恢复
Clock and Data Recovery Circuit 复电路 ; 时脉与资料回复电路
clock and data recovery cdr 时钟和数据恢复
parallel clock and data recovery 并行时钟数据恢复
Clock and Data Recovery Circuits 时钟与数据恢复电路
It is estimated that a data and clock recovery module with a higher operating rate is available only if some devices are changed.
可以预计，只要在器件上作某些更换，亦可制成工作速率更高的时钟数据恢复模块。
The most difficult problem in burst mode receiver would be signal logic level recovery and data and clock recovery.
在突发式的接收模块中，逻辑电平的恢复和时钟数据的恢复是其关键的问题。
Serial communications based on SERDES adopt the clock_data recovery(CDR) instead of both data and clock transmitting, which solve the problem of clock skew.
基于SERDES的串行通信过程中采用时钟和数据恢复技术（CDR）代替同时传输数据和时钟，从而解决了限制数据传输速率的信号时钟偏移问题。
应用推荐