在我们的设计中，在逻辑验证阶段（即所谓Pre-simulation）和后仿真阶段（Post-simulation）都采用Verilog-XL，与此同时，用Cadence的Signalscan来观察仿真波形，分析时序。
基于1个网页-相关网页
后仿真阶段
Post-simulation stage
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动